Family list 3 family members for: JP3042868 Derived from 2 applications.

1 C-MOS THIN FILM TRANSISTOR DEVICE AND MANUFACTURE THEREOF

Publication info: JP2850251B2 B2 - 1999-01-27 JP3042868 A - 1991-02-25

2 C-MOS thin film transistor device manufacturing method

Publication info: **US5316960 A** - 1994-05-31

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

Image available 03379968 C-MOS THIN FILM TRANSISTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.:

03-042868 [JP 3042868 A]

PUBLISHED:

February 25, 1991 (19910225)

INVENTOR(s): WATANABE HIROBUMI

TERAO NORIYUKI

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP

(Japan)

RICOH RES INST OF GEN ELECTRON [488199] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

01-178716 [JP 89178716]

FILED:

July 11, 1989 (19890711)

INTL CLASS:

[5] H01L-027/092; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 1064, Vol. 15, No. 179, Pg. 122, May

08, 1991 (19910508)

ABSTRACT

PURPOSE: To enhance an n-type impurity concentration and to reduce n-ch source.drain part resistances by forming the upper layer part of the source.drain parts of a n-ch transistor in an n-type impurity high concentration region, and forming the lower layer part of the n-ch, p-ch source.drain parts and n-ch, p-ch gate electrodes in p-type impurity high concentration regions.

CONSTITUTION: Polysilicon is deposited on a quartz board 1, and p-ch, n-ch active layers 2 are formed. Then a thermal oxide film 3 is grown on the surface of the polysilicon by thermally oxidizing. Then, polysilicon is deposited to form a gate electrode 4. In this case, a resist pattern 5 formed by a photolithography remains as it is. Thereafter, a resist 6 is formed on the p-ch, P(sup +) ions 7 are implanted under predetermined conditions to form n-ch source.drain regions. Subsequently, after the whole resist is removed, B(sup +) ions 9 are implanted under predetermined conditions to simultaneously form p-ch source.drain regions and implant impurity in the electrodes 4 of both transistors. Then, the ions are activated. Here, born 10 is controlled to be implanted in the upper layer of the layer 2 and the lower layer of phosphorus 8 to sufficiently lower sheet resistances of the source.drain parts.

⑩日本国特許庁(JP)

⑫公開特許公報(A) 平3-42868

®Int. Cl. 5

識別記号

庁内整理番号

63公開 平成3年(1991)2月25日

27/092 H 01 L 29/784

7735-5F 9056-5F H 01 L 29/78

ВС 3 2 1 3 1 1

審査請求 未請求 請求項の数 4 (全5頁)

60発明の名称

C-MOS薄膜トランジスタ装置とその製造方法

願 平1-178716 ②特

之

典

願 平1(1989)7月11日 22出

辺 @発 明 者 渡

博 文

尾 の発 明 者

東京都大田区中馬込1丁目3番6号 株式会社リコー内 宮城県名取市高舘熊野堂字余方上5番地の10 リコー応用 電子研究所株式会社内

株式会社リコー る出 願 人

東京都大田区中馬込1丁目3番6号

リコー応用電子研究所 頣 人 勿出

宮城県名取市高館熊野堂字余方上5番地の10

株式会社

英爾 弁理士 友 松 個代 理 人

細

1. 発明の名称

C-MOS薄膜トランジスタ装置と その製造方法

- 2. 特許請求の範囲
 - 1. 薄膜状の第1の半導体層を能動素子として、 又第1の半導体層の上層に絶縁膜を介して形 成された第2の半導体層をゲート電極として 構成されたC-MOS薄膜トランジスタ装置 において、nchトランジスタのソース・ド レイン部分の上層部をn型不純物高濃度領域 とし、nchトランジスタのソース・ドレイ ン部分およびpchトランジスタのソース・ ドレイン部分のそれぞれの下層部、およびn ch. p c h のそれぞれのゲート電極をp型 不純物高濃度領域としたことを特徴とするC - MOS薄膜トランジスタ装置。
 - 2. 第1番目にnchトランジスタのソース・ ドレイン部分の上層部にのみにn型不純物の 注入エネルギーを制御してn型不純物を導入 拡散させ、ついで第2番目にpchトランジ

スタのソース・ドレイン部分、ゲート電極お よびnchトランジスタのソース・ドレイン 部分、ゲート電極にp型不純物の注入エネル ギーを制御してp型不純物を導入拡散させる ことを特徴とする請求項1記載のC-MOS 薄膜トランジスタ装置の製造方法。

- 3. 薄膜状の第1の半導体層を能動素子として、 又第1の半導体層の上層に絶縁膜を介して形 成された第2の半導体層をゲート電極として 構成されたC-MOS薄膜トランジスタ装置 において、pchトランジスタのソース・ド レイン部分の上層部をp型不純物高濃度領域 とし、pchトランジスタのソース・ドレイ ン部分およびnchトランジスタのソース・ ドレイン部分のそれぞれの下層部、およびn ch,pchのそれぞれのゲート電極をn型 不純物高濃度領域としたことを特徴とするC - MOS薄膜トランジスタ装置。
- 4. 第1番目にpchトランジスタのソース・ ドレイン部分の上層部にのみにp型不純物の

注入エネルギーを制御してp型不純物を導入 拡散させ、ついで第2番目にnchトランジスタのソース・ドレイン部分、ゲート電極イン部分、ゲート電極イン部分、ゲート電極インのシース・ドレイネン部分、ゲート電極にn型不純物を導入拡散させるとを特徴とする請求項1記載のC-MOS

3. 発明の詳細な説明

〔技術分野〕

本発明は、CーMOS薄膜トランジスタ装置 とその製造方法に関する。

[從來技術]

従来からの単結晶ウエハブロセスにおけるC MOSトランジスタの作成方法はおおむねつぎ の順序で行われていた。

- (1) ウエハ n (100)~2Ω cm を用いた p ウェルの形成
- (2) PAD酸化膜、Si,N。膜の成長
- (3) アクティブホトリソ

(23) パッシベーション膜の形成

この工程順から明らかなように、ゲート電極 の低抵抗化とソース・ドレイン領域の形成とは 別々の工程で行われていた。

(目的)

本発明の第1の目的は、前記2つの工程を同一の工程で行うことである。

第一の目的を達成するためにnchトランジスタはソース・ドレイン部分にp型とn型の不純物が導入されることになり、その結果当然n型不純物濃度をp型不純物濃度より高くする必要があるがそれだけではソース・ドレイン部の抵抗が高いという問題が残る。

そこで、本発明の第2の目的は、nchのソース・ドレイン部の抵抗を充分下げることである。

〔構成〕

本発明の1つは、薄膜状の第1の半導体層を 能動義子として、又第1の半導体層の上層に絶 縁膜を介して形成された第2の半導体層をゲー

- (4) pーチャネルホトリソ
- (5) ポロンイオン打込
- (6) フィールド酸化
- (7) ゲート酸化膜の成長
- (8) V thコントロールホトリソ
- (9) ポロンイオン打込
- (10) ポリシリコンの成長
- (11) リン拡散 (ゲート拡散)
- (12) ポリシリコンパターニング
- (13) n *拡散ホトリソ
- (14) 砒素イオン打込: 1 × 10^{1.4} cm⁻¹
- (15) ドライブイン
- (16) p*拡散ホトリソ
- (17) ポロンイオン打込: 1 × 10¹ cm 2
- (18) PSG膜の成長
- (19) アニール
- (13)~(19)はソース・ドレイン領域の形成
 - (20)コンタクトホトリソ
 - (21) A 2配線形成
 - (22)シンター

ト電極として構成されたCーMOS薄膜トランジスタ数型においてnchトランジスタのソース・ドレイン部分の上層部ンスタのスを領域とし、nchトランジスタのソースをはいるからであるのであるのである。ドレインがよびpchのそれぞれのケート電極をp型不純物高濃度所ランジスタ装置(I)に関するものである。

前記C-MOS薄膜トランジスタ装置(I)を製造するには、第1番目にnchトランジスタのソース・ドレイン部分の上層部にのみなにn型不純物の注入エネルギーを制御してn型・ドレスタのソース・ドレインジスタのソース・ドロインの注が、ゲート電極にp型不純物を導入拡散させれば

本発明の他の1つは、薄膜状の第1の半導体

前記C-MOS薄膜トランジスタ装置(II)を製造するには、第1番目にpchトランかにのみにかりの上層部にのみになりの注入エネルギーを制御してp型不純物の注入エネルで第2番目にnchトでがながながった。ゲート電極にn型不純物の注入エネル

れている。

(実施例)

実施例1

第1図に示すとおり石英基板1の上にPol y SiをLP-CVD法を用いて1200A堆積 し、フォトリソエッチング技術でPch,nc h トランジスタの活性層 2 を形成する。ドライ O.雰囲気中で1020℃で熱酸化を行いPoly Siの表面に800人の熱酸化膜3を成長させる。 次にPoly SiをLP-CVD法を用いて 3000人 堆 積 し フォ ト リ ソ エ ッ チ ン グ 技 楕 で ゲ ー ト電極4を形成する。この時フォトリソで形成 されたレジストパターン5はそのまま残してお く(第1図)。次に第2図に示すようにフォト リソ技術でPchトランジスタの上にレジスト 6を形成しイオン注入法でリン (P*) 7を注 入エネルギー80KeV、ドーズ量4×10¹⁵atoms/ calの条件で注入する(第2図)。この工程で n chトランジスタのソース・ドレイン領域が形 成される。続いてレジストをOェブラズマアッ

ギーを制御してn型不純物を導入拡散させれば よい。

本発明の製法の特色は、注入エネルギーを制御することにより不純物の飛程を制御している点である。したがって、不純物の種類の選択は自由であるが、不純物の種類により注入エネルギーはそれぞれ異なってくる。

図面 (第1~4回) を参照して本発明を説明する。

シング法で全面除去した後イオン注入法でポロ ン (B⁺) 9を注入エネルギー40KeV、ドーズ量 2 × 10¹⁵ atoms/cdの条件で注入する(第3図)。 この工程でPchトランジスタのソース・ドレ イン領域の形成とPch、nchトランジスタ のゲート電極4の不純物注入が同時に行なわれ る。注入イオンの活性化はNa雰囲気中で900℃、 30分行う。ここでnchトランジスタの活性層 2には80KeVで打込んだリン8と40KeVで打込ん だポロン10が混在しているが前述エネルギーに 於いてはリンの平均イオン飛程はポロンのそれ に比べ小さく活性層2の上層にリン8下層にポ ロン10がコントロールされて注入されている。 従って活性層2のソース・ドレイン部分のシー ト抵抗は充分低く~500Ω/a程度となった。平 均イオン飛程がほぼ等しいリン90KeVポロン30K eVでは~5KQ/c程度の非常に高いシート抵抗 しか得られなかった。なおこの時のゲート電極 4のシート抵抗は~200Ω/2であった。最後に 層間絶縁膜11としてLP-CVD法でSiO。

を堆積し、コンタクトホールをフォトリソエッチング技術で形成する。メタル電極にはスパッタリング法でA &を堆積しフォトリソエッチング技術でパターニングして本発明のC - M O S トランジスタ装置(第4 図)が完成する。

事 旅 例 2

なお、ゲート電極のシート抵抗、pchトラ

ンジスタのソース・ドレイン領域のシート抵抗 は実施例1とほぼ同等の値が得られた。

〔効果〕

本発明の構成とその製法により、従来、ゲート電極の低抵抗化とソース・ドレイン領域の形成が別々に行われていたのを1つの工程で実施できるようになった。

また、本発明は、n c h トランジスタのソース・ドレイン部分を上層部と下層部に分けて n 型不純物と p 型不純物の高濃度領域を形成することにより、n c h トランジスタのソース・ドレイン領域を低抵抗とすることができた。

4. 図面の簡単な説明

第1回~第4回は、本発明のC-MOS辞膜トランジスタ装置の製造工程を示すためのものであり、第5回~第7回は、その変形例を示す。なお、いずれも各工程における製品の断面図である。

1 … 基板

2 … 活性層

3 …酸化膜

4 … ゲート電極

5 …レジストパターン

6 … レジスト


7…リンイオン

8…リンの高濃度領域


g…ポロンイオン 10…ポロンの高濃度領域

11… 層間絶縁膜 12… メタル電極


特 許 出 顯 人 株式会社リコー 外1名 代理人 弁理士 友 松 英 爾 光彩電



第 5 図



第 6 図



第7図

